FE、IND、EX、INT四个触发器的全称和作用
FE
Fetch Cycle 是取址周期，负责从内存中取出指令
IND
Indirect Cycle 是间址周期，处理间接寻址操作
EX
Excute Cycle 是执行周期，完成指令实际运算操作
INT
Interrupt Cycle 是中断指令，暂停当前任务并处理优先级更高的中断事件
基本上，FE IND INT 所需要做的微操作都是一样的，只有EX所需要做的微操作会有区别
根据
指令操作码，目前的机器周期，节拍信号，机器状态条件
，既可以缺点现在这个节拍下 CU应该发出哪些微命令控制单元CU
指令操作码
来自ir传入译码器后输出的值
目前的机器周期
FE IND INT EX（事实上这几个触发器集成在CU内部）
节拍信号
来自节拍发生器，每个时钟周期发出一个节拍信号
机器状态条件
来自执行运算单元反馈（PSW，ACC的符号位，IO设备，主存）的信息 program status word
程序的取址阶段
此时需要完成(PC)->MAR
此时一定是在取址阶段，因此FE一定是1，而因为刚刚开始，所以节拍发生器刚好也在T0位置
这不是巧了吗，我们只要在CU中加一个与门，当FE&T0=1时，从C1发送信号
设计步骤：
1.分析每个阶段的操作序列（取址，间址，执行，中断 四个阶段）
2.选择cpu的控制方式 =》这里要确定采用定长还是不定长，每个机器周期安排几个节拍
3.安排微操作时序=〉如何在n个节拍内完成整个机器周期的所有微操作
4.电路设计=》确定每个微操作命令的逻辑表达式，并且使用电路实现
每个阶段的微操作
取址周期（所有指令都一样）
pc->MAR
1->R
M(MAR)->MDR
MDI->IR
Op(IR)->ID #ID:指令译码器 Instruction Decoder
(PC)+1->PC
间址周期（所有指令都一样）
AD(IR)->MAR 原本只是一个形式地址
1->R
M(MAR)->MDR
MDR->Ad(IR) 这里获取到真实地址后要进行有效覆盖
执行指令（各不相同）
CLA 0->AC
Clear ACC
LDA X AD(IR)->MAR
load 1->R
MEM(MAR)->MDR
MDR->ACC
JMP X AD(IR)->PC
BAN X A_0 &Ad(IR) || not A_0&(PC)->PC
Branch ACC Negative 此处A_0代表符号位，当符号位负则A_0=1
安排微操作时序的原则
1.微操作的先后顺序不得随意更改
2.被控对象不同的微操作，尽量安排在一个节拍内完成
3.占用时间较短的微操作，尽量安排在一个节拍内完成，并允许先后顺序
取址操作
-
PC->MAR 最先执行的 t0
-
1->R 不一定要在1后面，因为操作不为同一个对象t0
-
MEM(MAR)->MDR 必须在1后面t1
-
MDR->IR 必须在3后面t2
-
OP(IR)->ID 必须在4后面t2
-
(PC)+1->PC 必须在1后面t1
间址操作
A d(IR)->MAR t0
1-R t0
MEM(MAR)->MDR t1
MDR->Ad(IR) t2
执行操作
CLA 0->AC t2
tnnd说26不考这个，我听了半天