1.1 ARM NIC-400(Network interconnect)
CoreLink NIC-400（Network Inter Connect）网络互连是高度可配置的，能够创建一个完整的高性能、优化和符合AMBA标准的网络基础设施。CoreLink NIC—400网络互连有许多配置。它们的范围从单一的桥接组件，例如AHB到AXI协议转换桥，到由多达128个master和64个slave的复杂互连。我们可以把它看作是芯片内部的连接器。
NIC-400支持的特性
1-128个 master interface master 接口可以是：
- AXI3
- AXI4
- AHB-Lite master interface
- AHB-Lite mirrored slave interface
- APB3
- APB4
1-64个 slave interface
slave interface 可以是：
- AXI3
- AXI4
- AHB-Lite slave interface
- AHB-Lite mirrored master interface.
Hierarchical clock gating
层次化时钟门控意味着在不同层次上应用时钟门控技术，从顶层的全局时钟到各个子模块的局部时钟。这种方法允许更精细地控制每个模块的时钟信号，从而实现更高效的功耗管理。
Single-cycle arbitration
单周期仲裁确保仲裁过程在一个时钟周期内完成，提高数据传输效率。
Full pipelining
防止主设备因等待数据而发生停顿（Master stalls），保证高效的数据流动。
Programmable control for FIFO
许灵活地配置FIFO行为，以优化数据传输。
Multiple switch networks
支持复杂的交换拓扑结构，提高互连网络的灵活性和扩展性。
Complex topologies
包括片上网络（NoC）和交换之间的环回连接（Loop—back connections），支持灵活的数据传输路径。
Cascaded switch networks
多达五级级联交换网络，在任意主接口和从接口对之间最多支持五级交换网络级联，增加互连配置的灵活性。
AXI或AHB-Lite 数据及地址位宽
-
地址宽度为32—64位。
-
数据宽度为32、64、128或256位。
Non-contiguous APB slave address map
针对单一主接口提供不连续的APB地址映射，提高地址空间的利用率。
NIC-400系框图
NIC-400 Network Interconnect
ARM NIC-400网络互连控制器具有多项功能和特性，以下是对其部分特点的简要介绍：无缓存一致性支持
NIC-400不支持缓存一致性管理。这意味着它不会自动处理多个缓存之间的数据一致性问题。这样的设计使其更适用于那些缓存一致性由其他机制或组件管理的系统。
Crossbar Structure
NIC-400使用Crossbar Structure，实现高效的数据传输。交叉开关允许多个主设备和从设备之间的并行数据交换，减少了传输瓶颈，提高了系统带宽和性能。
支持AXI4、AXI3、AHB和APB
NIC-400支持多种标准的总线协议，包括：
-
AXI4(Advanced eXtensible Interface 4)：高性能、高带宽的总线协议，支持突发传输。
-
AXI3：AX14的前一个版本，提供类似的功能，但不支持AX14的某些高级特性。
-
AHB(Advanced High-performance Bus):用于中等带宽和性能要求的设计。
-
APB(Advanced Peripheral Bus):用于低带宽、低功耗的外设接口。
Hierarchical Clock Gating
NIC-400实现了分层时钟门控技术，通过在多个层次上精细控制时钟信号，显著降低了系统在空闲或低活动状态下的功耗。这种技术可以将空闲功耗减少超过80%，有效延长设备的电池寿命，并降低整体能耗。如果某一个外设在某一个时间点内是出一个idle状态的时候，我们就可以通过Hierarchical clock gating的机制接口对应的 clock 给 gating掉，从而节省power。
从上图可以看到，从S0—S3一共包含了4个slave，M0-M1一共有2个master，究竟哪个master需要和哪个slave进行通信，这个完全是在使用ARMGUI界面进行配置的时候做决定的。